深证线路板打样设计中容易出现哪些问题?
- 发布时间:2022-08-02 10:52:08
- 浏览量:650
在线路板打样设计时,会遇到哪些问题?下面整理汇总了在线路板打样设计时容易遇到的十个问题。
PCB打样设计出现的常见问题
一、焊盘重叠
焊盘重叠,意味孔的重叠,在钻孔工序会因为在一处多次钻孔导致孔的损伤,造成报废。
二、图形层滥用
具体表现:在一些图形层上做了一些无用的连线,本来是四层板却设计了五层以上的线路,使造成误解;违反常规性设计,如元件面设计在Bottom层,焊接面设计在Top,造成不便等,因此设计时保持图形层的完整和清晰。
三、字符乱放
具体表现:字符盖焊盘SMD焊片,给线路板的通断测试及元件的焊接带来不便;还有字符设计太小,造成丝网印刷的困难;太大会使字符相互重叠,难以分辨。
四、单面焊盘孔径设置
单面焊盘一般不钻孔,若钻孔需标注,其孔径应设计为零。如果设计了数值,这样在产生钻孔数据时,此位置就出现了孔的坐标,而出现问题。
五、用填充块画焊盘
在设计线路时能够通过DRC检查,但对于加工是不行的,在上阻焊剂时,该填充块区域将被阻焊剂覆盖,导致器件焊装困难。
六、设计中的填充块太多或填充块用极细的线填充
容易导致:产生光绘数据有丢失的现象,光绘数据不完全或产生的光绘数据量相当大,增加了数据处理的难度。
七、焊盘设计的太短
这是对通断测试而言的,对于太密的表面贴装器件,其两脚之间的间距相当小,焊盘也相当细,安装测试针,必须上下(左右)交错位置。如焊盘设计的太短,虽然不影响器件安装,但会使测试针错不开位。
八、大面积网格间距太小
大面积网格间距太小(小于0.3mm),在线路板制造过程中,图转工序在显完影之后容易产生很多碎膜附着在板子上,造成断线。
九、大面积铜箔距外框距离太近
大面积铜箔距外框应至少保证0.2mm以上的间距,否则容易造成铜箔起翘及由其引起的阻焊剂脱落问题。
十、异型孔太短
异形孔的长/宽应≥2:1,宽度应<1.0mm;否则,钻床在加工异型孔时极易断钻,造成加工困难,增加成本。
以上便是线路板打样设计时容易遇到的十个问题,你都了解了吗?
免责声明:部分文章信息来源于网络以及网友投稿,本网站只负责对文章进行整理、排版、编辑,意为分享交流传递信息,并不意味着赞同其观点或证实其内容的真实性,如本站文章和转稿涉及版权等问题,请作者在及时联系本站,我们会尽快和您对接处理。